半导体逆向分析领域迎来新玩家挑战。上周末，分析机构SemiAnalysis旗下的STEEL实验室发布了其首份公开芯片拆解报告，剖析对象正是华为旗舰手机Mate 80 Pro所搭载的麒麟9030 Pro芯片。该芯片采用了中芯国际（SMIC）目前最先进的N+3制程工艺。
报告指出，SMIC N+3工艺的最小金属间距（M0 pitch）达到了32.5纳米，这一数字甚至小于英特尔（Intel）最新Panther Lake处理器所采用的18A制程的36纳米间距。这一发现一度引发行业热议。然而，报告随即澄清，这只是"精心挑选的单一指标"，不能全面代表制程水平。
通过透射电子显微镜（TEM）截面分析，STEEL实验室测量得出N+3工艺的晶体管密度（Bohr密度）为每平方毫米1.134亿个晶体管（113.4 MTr/mm²），略高于台积电（TSMC）N6工艺的1.077亿个（107.7 MTr/mm²）。这意味着，在不使用极紫外（EUV）光刻机的前提下，SMIC通过纯深紫外（DUV）光刻和自对准四重图案化（SAQP）技术，将逻辑密度提升到了与台积电成熟7纳米级别（N6）相当的水平。
然而，这一成就的代价是高昂的成本和工艺复杂性。SAQP工艺需要更多的光罩、更高的套刻精度以及更复杂的流程，直接推高了制造成本并增加了良率控制风险。报告形容，SMIC是在以数倍于台积电的"印刷成本"，制造"面额相同"的芯片。
在芯片设计层面，华为海思展现了强大的集成能力。麒麟9030芯片在面积（约140平方毫米）与上一代9020几乎相同的情况下，通过N+3的密度提升，塞入了更多的CPU核心（升级为1大核+4中核）、GPU计算单元（增至6个）以及更大容量的缓存。
性能定位方面，报告引用跑分数据指出，麒麟9030的GPU性能已追平2022年旗舰级别，较上一代提升约70%，略超骁龙8+ Gen 1，但与当前顶级旗舰（如骁龙8 Elite Gen 5）仍有2.4至2.6倍的差距。CPU大核（TaiShan Prime）的每时钟性能（IPC）大致相当于2021年的Arm Cortex-X2设计水平，与苹果最新的M5核心相比，绝对性能差距达2.7倍。报告认为，性能差距的根源主要在于受限的制造工艺，而非设计能力。
面对制程进步的瓶颈，华为正寻求通过三维（3D）堆叠技术开辟新路径。报告重点提及了华为在2026年ISCAD会议上公布的τ（tau）缩放定律和LogicFolding（逻辑折叠）路线图。该技术旨在将同一逻辑模块拆分为上下两层进行面对面堆叠，通过超精细间距的混合键合连接，以缩短信号路径、提升频率并降低功耗。
华为设定了激进的路线图：目标在2031年，将大核频率从当前的2.75GHz提升至5GHz，并通过3D堆叠将等效晶体管密度推至每平方毫米2.95亿个（295 MTr/mm²），以对标台积电未来的14A级别工艺。SemiAnalysis对此保持审慎态度，指出其密度计算方式与传统不同，且工程挑战巨大。
报告最后总结认为，出口管制并未阻止中国芯片技术的进步，但确实改变了其发展路径并提高了代价。SMIC的N+2和N+3工艺正在向华虹等 fab 扩散，国产EDA工具围绕新架构进行开发，长鑫存储（CXMT）的DRAM芯片也已进入华为旗舰机供应链。对投资者而言，关键信号在于华为的3D堆叠路线能否在成本可控的前提下，使中国产芯片在关键应用场景达到"够用"的门槛，从而重塑整个供应链的战略价值。